日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 8月12日

出 願 番 号 Application Number:

特願2003-207375

[ST. 10/C]:

Applicant(s):

[JP2003-207375]

出 願 人

セイコーエプソン株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 9月 8日

今井原



【書類名】

特許願

【整理番号】

10101463

【提出日】

平成15年 8月12日

【あて先】

特許庁長官殿

【国際特許分類】

G09F 9/30

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

宮澤 貴士

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】

 $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 5\ 2\ 8$

【選任した代理人】

【識別番号】

100107076

【弁理士】

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】 須澤 修

【先の出願に基づく優先権主張】

【出願番号】

特願2002-255251

【出願日】

平成14年 8月30日

【手数料の表示】

【予納台帳番号】 013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0109826

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置 の駆動方法及び電子機器

【特許請求の範囲】

【請求項1】 第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、

第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記 第1の制御用端子に接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、

第5の端子と第6の端子とを備え、前記第5の端子が前記第2の電極に接続された第3のトランジスタと

を含む単位回路を複数有し、

前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に 第1の電源線に接続され、

前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線 と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていること を特徴とする電子回路。

【請求項2】 第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、

第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記 第1の制御用端子に接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、

第5の端子と第6の端子とを備え、前記第5の端子が前記第2の電極に接続された第3のトランジスタと

を含む単位回路を複数有し、

前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に 第1の電源線に接続され、 前記第2の端子は第2の電源線に接続され、

前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線 と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていること を特徴とする電子回路。

【請求項3】 請求項1または2に記載の電子回路において、

前記第2の制御用端子は前記第3の端子に接続されていることを特徴とする電子回路。

【請求項4】 請求項1乃至3のいずれかに記載の電子回路において、

前記単位回路の各々には、前記第1のトランジスタ、前記第2のトランジスタ 及び前記第3のトランジスタ以外のトランジスタはないことを特徴とする電子回 路。

【請求項5】 請求項1乃至4のいずれか1つに記載の電子回路において、 前記第1のトランジスタと前記第2のトランジスタの導電型は同じであること を特徴とする電子回路。

【請求項6】 請求項1乃至5のいずれか1つに記載の電子回路において、 前記第1の端子には電子素子が接続されていることを特徴とする電子回路。

【請求項7】 請求項6に記載の電子回路において、

前記電子素子が電流駆動素子であることを特徴とする電子回路。

【請求項8】 請求項1乃至7のいずれか1つに記載の電子回路において、前記制御回路は、第7の端子と第8の端子とを備えた第4のトランジスタであり、

前記第7の端子は前記第1の電源線を介して前記第4の端子に接続されるとと もに、前記第8の端子は前記駆動電圧に接続されていることを特徴とする電子回 路。

【請求項9】 請求項1乃至8のいずれか1つに記載の電子回路において、前記第2の電源線も前記駆動電圧に電気的に接続可能であることを特徴とする電子回路。

【請求項10】 請求項1乃至9のいずれか1つに記載の電子回路において

前記第1のトランジスタの閾値電圧は前記第2のトランジスタの閾値電圧より 低くならないように設定されていることを特徴とする電子回路。

【請求項11】 複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路と、を含む電子回路であって、

前記複数の単位回路の各々は、

第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと

第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記 第1の制御用端子に接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、

第5の端子と第6の端子と第3の制御用端子とを備え、前記第5の端子が前記第2の電極に接続された第3のトランジスタとを含み、

前記第2の制御用端子は前記第3の端子に接続され、

前記第3の制御用端子は前記複数の第1の信号線のうち対応する第1の信号線 に接続されていることを特徴とする電子回路。

【請求項12】 請求項11に記載の電子回路において、

前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に 第1の電源線に接続され、

前記第2の端子は第2の電源線に接続され、

前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線 と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていること を特徴とする電子回路。

【請求項13】 請求項11又は12に記載の電子回路において、

前記第1のトランジスタと前記第2のトランジスタの導電型は同じであること を特徴とする電子回路。

【請求項14】 請求項11乃至13のいずれか1つに記載の電子回路において、

前記第1の端子には電子素子が接続されていることを特徴とする電子回路。

【請求項15】 複数の単位回路を備えた電子回路において、

前記複数の単位回路の各々は、

信号を電荷として保持する保持素子と、

前記保持素子への前記信号の伝送を制御するスイッチングトランジスタと、 前記保持素子に保持された電荷に基づいて導通状態が設定される駆動トランジス タと、

前記保持素子への前記信号の伝送に先立って前記駆動トランジスタの制御用端子を所定の電位に設定する調整用トランジスタとを含み、

前記複数の単位回路のうち少なくとも2つの単位回路の前記調整用トランジスタに駆動電圧を供給する制御回路と

を備えたことを特徴とする電子回路。

【請求項16】 請求項15に記載の電子回路において、

前記駆動トランジスタには電子素子が接続されていることを特徴とする電子回 路。

【請求項17】 第1の端子と第2の端子と第1の制御用端子とを備えた第 1のトランジスタと、

第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が 接続された容量素子と

を含む複数の単位回路を備えた電子回路の駆動方法であって、

前記複数の単位回路の前記各第3の端子を所定電位に電気的に接続するととも に前記第1の制御用端子を第1の電位に設定する第1のステップと、

前記第3の端子を前記所定電位から電気的に切断した状態で、前記第2の電極の電位を第2の電位から第3の電位に変化させることにより前記第1の制御用端子を前記第1の電位から変化させる第2のステップと

を含むことを特徴とする電子回路の駆動方法。

【請求項18】 請求項17に記載の電子回路の駆動方法において、

少なくとも前記第1のステップを行っている期間は前記第2の電極の電位を前 記第2の電位に設定した状態とすることを特徴とする電子回路の駆動方法。

【請求項19】複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、

前記複数の単位回路の各々は、

第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと

前記第1の端子と接続された電気光学素子と、

第3の端子と第4の端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、

第5の端子と第6の端子と第3の制御用端子とを備え、前記第5の端子が前記 第2の電極に電気的に接続された第3のトランジスタと、 を含み、

前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に 第1の電源線に接続され、

前記第3の制御用端子は、前記複数の走査線のうち対応する走査線に接続され

前記第6の端子は、前記複数のデータ線のうち対応するデータ線に接続され、 前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線 と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えているこを 特徴とする電気光学装置。

【請求項20】 複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、

前記複数の単位回路の各々は、

第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと

前記第1の端子と接続された電気光学素子と、

第3の端子と第4の端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、

第5の端子と第6の端子と第3の制御用端子とを備え、前記第5の端子が前記第2の電極に電気的に接続された第3のトランジスタと、 を含み、

前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に 第1の電源線に接続され、

前記第2の端子は前記複数の単位回路の他の単位回路の前記第2の端子と共に 第2の電源線に接続され、

前記第3の制御用端子は、前記複数の走査線のうち対応する走査線に接続され

前記第6の端子は、前記複数のデータ線のうち対応するデータ線に接続され、 前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線 と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えているこを 特徴とする電気光学装置。

【請求項21】 請求項19または20に記載の電気光学装置において、前記第2のトランジスタは、第2の制御用端子を備え、

前記第2の制御用端子は前記第3の端子に接続されていることを特徴とする電 気光学装置。

【請求項22】 請求項19乃至21のいずれか1つに記載の電気光学装置において、

前記制御回路は、第7の端子と第8の端子とを備えた第4のトランジスタであり、

前記第7の端子は、前記第1の電源線を介して前記第4の端子と接続されると ともに、前記第8の端子は前記駆動電圧に接続されていることを特徴とする電気 光学装置。 【請求項23】 請求項19乃至22のいずれか1つに記載の電気光学装置において、

前記単位回路の各々には、前記第1のトランジスタ、前記第2のトランジスタ 及び前記第3のトランジスタ以外のトランジスタはないことを特徴とする電気光 学装置。

【請求項24】 請求項19乃至23のいずれか1つに記載の電気光学装置において、

前記第1のトランジスタと前記第2のトランジスタの導電型は同じであること を特徴とする電気光学装置。

【請求項25】 請求項19乃至24のいずれか1つに記載の電気光学装置において、

前記第1のトランジスタの閾値電圧は前記第2のトランジスタの閾値電圧より 低くならないように設定されていることを特徴とする電気光学装置。

【請求項26】 請求項19乃至25のいずれか1つに記載の電気光学装置において、

前記第2の電源線も前記駆動電圧に電気的に接続可能であることを特徴とする 電気光学装置。

【請求項27】 請求項19乃至26のいずれか1つに記載の電気光学装置において、

前記電気光学素子はEL素子であることを特徴とする電気光学装置。

【請求項28】 請求項19乃至27のいずれか1つに記載の電気光学装置において、

前記走査線に沿って、同色の電気光学素子が配置されるようにしたことを特徴 とする電気光学装置。

【請求項29】 第1の端子と第2の端子と第1の制御用端子とを備えた第 1のトランジスタと、

前記第1の端子に接続された電気光学素子と、

第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が 接続された第2のトランジスタと、 第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置された電気光学装置の駆動方法であって、

前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第3の制御用端子が接続された第3のトランジスタを含む一連の単位回路の前記第3の端子を前記第4の端子及び前記第2のトランジスタのチャネルを介して所定電位に電気的接続することにより、前記第1の制御用端子を第1の電位に設定する第1のステップと、

前記一連の単位回路の前記第3の制御用端子に前記第3のトランジスタをオン 状態とする走査信号を供給して、前記第3のトランジスタをオン状態として前記 複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ 線及び前記第3のトランジスタを経由して供給されるデータ信号を前記第2の電 極に印加することにより、前記第2の電極の電位を第2の電位から第3の電位に 変化させることで前記第1の制御用端子の電位を前記第1の電位から変化させる 第2のステップを含み、

前記第2のステップにおいて、前記データ信号を前記第2の電極に印加する期間と前記一連の単位回路の前記第3の端子を前記所定電位から電気的に切り離す期間とが少なくとも1部重なるように設定することを特徴とする電気光学装置の駆動方法。

【請求項30】 第1の端子と第2の端子と第1の制御用端子とを備えた第 1のトランジスタと、

前記第1の端子に接続された電気光学素子と、

第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、

第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置され、

前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第3の制御用端子が接続された第3のトランジスタを含む一連の単位回路の前記第4の端子が

9/

、全て複数の第1の電源線のうちの一つの第1の電源線に接続されている電気光 学装置の駆動方法であって、

前記一連の単位回路の前記第4の端子を所定電位に電気的接続することにより 、前記第1の制御用端子を第1の電位に設定する第1のステップと、

前記一連の単位回路の前記第3の制御用端子に前記第3のトランジスタをオン 状態とする走査信号を供給して、前記第3のトランジスタをオン状態として前記 複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ 線及び前記第3のトランジスタを経由して供給されるデータ信号を前記第2の電 極に印加することにより、前記第2の電極の電位を第2の電位から第3の電位に 変化させることで前記第1の制御用端子の電位を前記第1の電位から変化させる 第2のステップを含み、

前記第2のステップにおいて、前記データ信号を前記第2の電極に印加する期間と前記一連の単位回路の前記第4の端子を前記所定電位から電気的に切り離す期間とが少なくとも1部は重なるように設定することを特徴とする電気光学装置の駆動方法。

【請求項31】 請求項29または30に記載の電気光学装置の駆動方法において、

少なくとも前記第1のステップを行っている期間は前記第2の電極の電位を前 記第2の電位に設定した状態とすることを特徴とする電気光学装置の駆動方法。

【請求項32】 請求項1乃至16のいずれか1つに記載の電子回路を実装したことを特徴とする電子機器。

【請求項33】 請求項19乃至28のいずれか1つに記載の電気光学装置を実装したことを特徴とする電子機器。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。

[0002]

【従来の技術】

近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、電気光学素子をそれぞれ精密に制御する必要がある。そのためには、画素回路を構成する能動素子の特性バラツキを補償しなければならない。

[0003]

能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償する ための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置(例 えば、特許文献1を参照)が提案されている。

【特許文献1】特開平11-272233号公報

【発明が解決しようとする課題】

ところで、能動素子の特性バラツキを補償する画素回路は、一般に4つ以上のトランジスタにより構成され、そのため、歩留まりや開口率の低下を招くこととなる。

[0004]

本発明の一つの目的は、上記問題点を解消することであって、画素回路、あるいは単位回路を構成するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。

[0005]

【課題を解決するための手段】

本発明の第1の電子回路は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、第5の端子と第6の端子とを備え、前記第5の端子が

前記第2の電極に接続された第3のトランジスタとを含む単位回路を複数有し、 前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に第 1の電源線に接続され、前記第1の電源線の電位を複数の電位に設定する、ある いは前記第1の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御 回路を備えていることを特徴とする。

[0006]

上記の電子回路において、前記第2の端子を前記第1の電源線に接続してもよいし、前記第1の電源線とは異なる第2の電源線に接続するようにしてもよい。

[0007]

本発明の第2の電子回路は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、第5の端子と第6の端子とを備え、前記第5の端子が前記第2の電極に接続された第3のトランジスタとを含む単位回路を複数有し、前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に第1の電源線に接続され、前記第2の端子は第2の電源線に接続され、前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えている。

[0008]

上記の電子回路のような構成することにより、前記単位回路を構成するトランジスタ数を削減することができる。

[0009]

上記の電子回路において、前記第2の制御用端子は前記第3の端子に接続されていることが好ましい。

$[0\ 0\ 1\ 0\]$

例えば、前記第3の端子を及び前記第2の制御用端子をそれぞれドレイン及び ゲートとすることが好ましい。こにより、前記第2のトランジスタを前記第1の トランジスタの閾値電圧を補償するトランジスタとして用いることができる。

[0011]

上記の電子回路において、前記単位回路の各々には、前記第1のトランジスタ 、前記第2のトランジスタ及び前記第3のトランジスタ以外のトランジスタは含 まれていないことが好ましい。

$[0\ 0\ 1\ 2]$

これにより、前記第1のトランジスタの閾値電圧を補償しつつ、前記単位回路 のトランジスタ数を削減することができる。

[0013]

上記の電子回路において、前記第1のトランジスタと前記第2のトランジスタ の導電型は同じであることが好ましい。

[0014]

これによれば、第2のトランジスタの閾値電圧を調整することによって容易に 第1のトランジスタの閾値電圧を補償することができる。

$[0\ 0\ 1\ 5]$

上記の電子回路において、前記第1の端子には電子素子が接続されていてもよい。

[0016]

上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。

[0017]

上記の電子回路において、前記制御回路は、第7の端子と第8の端子とを備えた第4のトランジスタであり、前記第7の端子は前記第1の電源線を介して前記第4の端子に接続されるとともに、前記第8の端子は前記駆動電圧に接続されている。

$[0\ 0\ 1\ 8]$

これによれば、制御回路を容易に構成することができる。

$[0\ 0\ 1\ 9]$

上記の電子回路において、前記第2の電源線も前記駆動電圧に電気的に接続可能であってもよい。

[0020]

上記の電子回路において、前記第1のトランジスタの閾値電圧は前記第2のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。

[0021]

これによれば、第1のトランジスタの閾値を確実に補償することができる。

[0022]

また、前記第2のトランジスタを用いて前記第1のトランジスタの閾値補償を 行った際でも、前記第1のトランジスタは非導通状態に設定することができる。

[0023]

逆に上記の電子回路において、前記第1のトランジスタの閾値電圧を前記第2 のトランジスタの閾値電圧以上としてもよい。

[0024]

この場合、前記第2のトランジスタを用いて前記第1のトランジスタの閾値補償を行っただけで、前記第2のトランジスタをオン状態とすることができる。

[0025]

本発明の第3の電子回路は、複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路と、を含む電子回路であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、第5の端子と第6の端子と第3の制御用端子とを備え、前記第5の端子が前記第2の電極に接続された第3のトランジスタとを含み、前記第2の制御用端子は前記第3の端子に接続され、前記第3の制御用端子は前記第3の端子に接続され、前記第3の制御用端子は前記複数の第1の信号線のうち対応する第1の信号線に接続されている。

[0026]

上記の電子回路において、前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に第1の電源線に接続され、前記第2の端子は第2の電源線に接続され、前記第1の電源線の電位を複数の電位に設定する、あるいは前

記第1の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を 備えていることが好ましい。

[0027]

これによれば、前記単位回路を構成するトランジスタ数を削減することができる。

[0028]

上記の電子回路において、前記第1のトランジスタと前記第2のトランジスタ の導電型は同じであることが好ましい。

[0029]

これによれば、第2のトランジスタの閾値電圧を調整することによって容易に 第1のトランジスタの閾値電圧を補償することができる。

[0030]

上記の電子回路において、前記第1の端子には電子素子が接続されていてもよい。

[0031]

上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。

[0032]

上記の電子回路において、前記第1のトランジスタの閾値電圧は前記第2のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。

[0033]

上記の電子回路において、逆に上記の電子回路において、前記第1のトランジスタの閾値電圧を前記第2のトランジスタの閾値電圧以下としてもよい。

[0034]

本発明の第4の電子回路は、複数の単位回路を備えた電子回路において、前記 複数の単位回路の各々は、信号を電荷として保持する保持素子と、前記保持素子 への前記信号の伝送を制御する第1のスイッチングトランジスタと、前記保持素 子に保持された電荷に基づいて導通状態が設定される駆動トランジスタと、前記 保持素子への前記信号の伝送に先立って前記駆動トランジスタの制御用端子を所 定の電位に設定する調整用トランジスタとを含み、前記複数の単位回路のうち少なくとも2つの単位回路の前記調整用トランジスタに駆動電圧を供給する制御回路とを備えていることを特徴とする。

[0035]

上記の電子回路において、前記駆動トランジスタには電子素子が接続されていてもよい。

[0036]

上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。

[0037]

本発明の電子回路の駆動方法は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子とを含む複数の単位回路を備えた電子回路の駆動方法であって、前記複数の単位回路の前記各第3の端子を所定電位に電気的に接続するとともに前記第1の制御用端子を第1の電位に設定する第1のステップと、前記第3の端子を前記所定電位から電気的に切断した状態で、前記第2の電極の電位を第2の電位から第3の電位に変化させることにより前記第1の制御用端子を前記第1の電位から変化させる第2のステップとを含む。

[0038]

これによれば、第1のトランジスタの閾値電圧を補償しつつ、前記電子回路を 構成するトランジスタ数を削減することができる。、

上記の電子回路の駆動方法において、少なくとも前記第1のステップを行っている期間は前記第2の電極の電位を前記第2の電位に設定した状態とすることが好ましい。

[0039]

なお、上記の電子回路の駆動方法において、「前記第3の端子を所定電位に電 気的に接続する」とは、例えば、前記第3の端子に前記第4の端子を介して電流 が流れ込む状態を言い、前記第3の端子を所定電位に電気的に切断する」とは、 例えば、前記第4の端子を介して電流が流れ込まない状態を言う。

[0040]

本発明の第1の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、

第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、前記第1の端子と接続された電気光学素子と、第3の端子と第4の端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、第5の端子と第6の端子と第3の制御用端子とを備え、前記第5の端子が前記第2の電極に電気的に接続された第3のトランジスタと、を含み、前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に第1の電源線に接続され、前記第3の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第6の端子は、前記複数のデータ線のうち対応するであるに接続され、前記第1の電源線の電位を複数の電位に設定する、あるいは前記第1の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。

[0041]

本発明の第2の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、前記第1の端子と接続された電気光学素子と、第3の端子と第4の端子とを備え、前記第3の端子が前記第1の制御用端子に接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の電極が前記第1の制御用端子に接続された容量素子と、第5の端子と第6の端子と第3の制御用端子とを備え、前記第5の端子が前記第2の電極に電気的に接続された第3のトランジスタと、を含み、前記第4の端子は前記複数の単位回路の他の単位回路の前記第4の端子と共に第1の電源線に接続され、前記第2の端子と共に第2の電源線に接続され、前記第3の制御用端子は、前記

複数の走査線のうち対応する走査線に接続され、前記第6の端子は、前記複数の データ線のうち対応するデータ線に接続され、前記第1の電源線の電位を複数の 電位に設定する、あるいは前記第1の電源線と駆動電圧との電気的切断及び電気 的接続を制御する制御回路を備えた。

[0042]

上記の電気光学装置によれば、第1のトランジスタの閾値電圧を補償しつつ、 画素回路を構成するトランジスタ数を削減することができる。

[0043]

これは、一画素の開口率を向上させ、製造の歩留まりを向上させることができる。

[0044]

上記の電気光学装置において、前記第2の制御用端子は前記第3の端子に接続されていることが好ましい。

[0045]

上記の電気光学装置において、前記制御回路は、第7の端子と第8の端子とを備えた第4のトランジスタであり、前記第7の端子は、前記第1の電源線を介して前記第4の端子と接続されるとともに、前記第8の端子は前記駆動電圧に接続されている。

[0 0 4 6]

これによれば、制御回路を簡単な構成することができる。

[0047]

上記の電気光学装置において、前記単位回路の各々には、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタ以外のトランジスタはないことが好ましい。

[0048]

これによれば、高い開口率を有する電気光学装置を提供することができる。

[0049]

上記の電気光学装置において、前記第1のトランジスタと前記第2のトランジスタの導電型は同じである。

[0050]

これによれば、第1のトランジスタの閾値電圧を確実に補償することができる

[0051]

上記の電気光学装置において、前記第1のトランジスタの閾値電圧は前記第2のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。

[0052]

具体的には、前記第1のトランジスタは、そのゲート長が画素内で対応する前 記第2のトランジスタのゲート長より短くならない様に設定されていてもよい。

[0053]

或いは、前記第1のトランジスタは、そのゲート絶縁膜が画素内で対応する前 記第2のトランジスタのゲート絶縁膜より薄くならない様に設定されていてもよ い。

[0054]

或いは、前記第1のトランジスタは、チャネルに注入される不純物濃度を調整 して、その閾電圧が画素内で対応する前記第2のトランジスタの閾電圧より低く ならない様に設定されていてもよい。

[0055]

前記第1のトランジスタは飽和領域で動作することが好ましい。

[0056]

これによれば、画素回路に設けられた第1のトランジスタの閾値電圧を確実に 補償することができる。従って、電気光学素子の輝度階調を精度良く制御するこ とができる。

[0057]

逆に上記の電気光学装置において、前記第1のトランジスタの閾値電圧を前記 第2のトランジスタの閾値電圧以下となるように設定してもよい。

[0058]

上記の電気光学装置において、前記第2の電源線も前記駆動電圧に電気的に接

続可能である。

[0059]

上記の電気光学装置において、前記電気光学素子は、例えば、EL素子である

[0060]

上記の電気光学装置において、前記走査線に沿って、同色の電気光学素子が配置されるようにすることが好ましい。

[0061]

本発明の第1の電気光学装置の駆動方法は、第1の端子と第2の端子と第1の 制御用端子とを備えた第1のトランジスタと、前記第1の端子に接続された電気 光学素子と、第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第 3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え 、前記第1の制御用端子に前記第1の電極が接続された容量素子と、を含む複数 の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置された電 気光学装置の駆動方法であって、前記複数の単位回路のうち、前記複数の走査線 の一つの走査線に第3の制御用端子が接続された第3のトランジスタを含む一連 の単位回路の前記第3の端子を前記第4の端子及び前記第2のトランジスタのチ ャネルを介して所定電位に電気的接続することにより、前記第1の制御用端子を 第1の電位に設定する第1のステップと、前記一連の単位回路の前記第3の制御 用端子に前記第3のトランジスタをオン状態とする走査信号を供給して、前記第 3のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電 気的に接続した後、前記対応するデータ線及び前記第3のトランジスタを経由し て供給されるデータ信号を前記第2の電極に印加することにより、前記第2の電 極の電位を第2の電位から第3の電位に変化させることで前記第1の制御用端子 の電位を前記第1の電位から変化させる第2のステップを含み、前記第2のステ ップにおいて、前記データ信号を前記第2の電極に印加する期間と前記―連の単 位回路の前記第3の端子を前記所定電位から電気的に切り離す期間とが少なくと も1部重なるように設定することを特徴とする。

[0062]

本発明の第2の電気光学装置の駆動方法は、第1の端子と第2の端子と第1の 制御用端子とを備えた第1のトランジスタと、前記第1の端子に接続された電気 光学素子と、第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第 3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え 、前記第1の制御用端子に前記第1の電極が接続された容量素子と、を含む複数 の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置され、前 記複数の単位回路のうち、前記複数の走査線の一つの走査線に第3の制御用端子 が接続された第3のトランジスタを含む一連の単位回路の前記第4の端子が、全 て複数の第1の電源線のうちの一つの第1の電源線に接続されている電気光学装 置の駆動方法であって、前記一連の単位回路の前記第4の端子を所定電位に電気 的接続することにより、前記第1の制御用端子を第1の電位に設定する第1のス テップと、前記一連の単位回路の前記第3の制御用端子に走査信号を供給して、 前記第3のトランジスタをオン状態として前記複数のデータ線の対応するデータ 線と電気的に接続した後、前記対応するデータ線及び前記第3のトランジスタを 経由して供給されるデータ信号を前記第2の電極に印加することにより、前記第 2の電極の電位を第2の電位から第3の電位に変化させることで、前記第1の制 御用端子の電位を前記第1の電位から変化させる第2のステップを含み、前記第 2のステップにおいて、前記データ信号を前記第2の電極に印加する期間と前記 一連の単位回路の前記第4の端子を前記所定電位から電気的に切り離す期間とが 少なくとも1部は重なるように設定する。

[0 0 6 3]

上記の電気光学装置の駆動方法において、少なくとも前記第1のステップを行っている期間は前記第2の電極の電位を前記第2の電位に設定した状態としておくことが好ましい。

$[0\ 0\ 6\ 4]$

これにより、前記第1の制御用端子の電位を前記データ信号に応じた電位に正確に設定することができる。

[0065]

本発明の第1の電子機器は、上記の電子回路を実装したことを特徴とする。



[0066]

本発明における第2の電子機器は、上記の電気光学装置を実装したことを特徴とする。

[0067]

上記の発明において、第1のトランジスタ及び駆動トランジスタ、第1及び第2の端子、第1の制御用端子及び駆動トランジスタの制御用端子は、一例を挙げれば、後述する本実施形態の図3に示した画素回路20において、それぞれ、駆動トランジスタTrdのドレイン及びソース、駆動トランジスタTrdのゲートに対応している。

[0068]

また、第2のトランジスタ及び調整用トランジスタ、第3及び第4の端子、第2の制御用端子は、一例を挙げれば、本実施形態の図3に示した画素回路20において、それぞれ、調整用トランジスタTrc、調整用トランジスタTrcのドレイン、ソース及びゲートに対応している。

[0069]

さらに、第3のトランジスタ、第5の端子、第6の端子、第3の制御用端子は、一例を挙げれば、本実施形態の図3に示した画素回路20において、それぞれ、スイッチングトランジスタTrsのソース(キャパシタC1に接続された端子)、スイッチングトランジスタTrsのドレイン(データ線Xmに接続された端子)、スイッチングトランジスタTrsのゲートに対応している。

[0070]

【発明の実施の形態】

(第1実施形態)

以下、本発明を具体化した第1実施形態を図1~4に従って説明する。図1は、電気光学装置としての有機ELディスプレイの回路構成を示すブロック回路図である。図2は、アクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図3は画素回路の回路図である。図4は画素回路の駆動方法を説明するためのタイミングチャートである。



有機ELディスプレイ10は、図1に示すように、信号生成回路11、アクティブマトリクス部12、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15を備えている。

[0072]

有機ELディスプレイ10の信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15が、各々1チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

[0073]

信号生成回路11は、図示しない外部装置からの画像データに基づいてアクティブマトリクス部12に画像を表示するための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路11は、走査制御信号を走査線駆動回路13に出力するとともに、データ制御信号をデータ線駆動回路14に出力する。更に、信号生成回路11は、電源線制御回路15に対してタイミング制御信号を出力する。

[0074]

アクティブマトリクス部12は、図2に示すように、発光層が有機材料で構成された電子素子又は電気光学素子としての有機EL素子21を有する複数の単位回路としての画素回路20がマトリクス状に配設された電子回路を有している。つまり、画素回路20は、列方向に沿って延びるM本のデータ線Xm(m=1~M; mは整数)と、行方向に沿って延びるN本の走査線Yn(n=1~N; nは整数)との交差部に対応する位置に配設されている。

[0075]

又、画素回路20は、その行方向に沿って延びる第1の電源線L1及び第2の

電源線L2と接続されている。第1及び第2の電源線L1, L2は、それぞれ、アクティブマトリクス部12の右端側に設けられた画素回路20の列方向に沿って延びる電圧供給線VLに接続されている。尚、画素回路20内に配置形成される後述するトランジスタは、通常はTFT (薄膜トランジスタ)で構成されている。

[0076]

走査線駆動回路13は、信号生成回路11から出力される走査制御信号に基づいて、アクティブマトリクス部12に設けられたN本の走査線Ynのうち、1本の走査線を選択し、その選択された走査線に走査信号を供給する。

[0077]

データ線駆動回路14は、複数の単一ラインドライバ23を備えている。各単一ラインドライバ23は、アクティブマトリクス部12に設けられた対応するデータ線Xmとそれぞれ接続されている。単一ラインドライバ23は、それぞれ、信号生成回路11から出力されたデータ制御信号に基づいて、信号としてのデータ電圧Vdataを生成する。又、単一ラインドライバ23は、その生成されたデータ電圧Vdataをデータ線Xmを介して画素回路20に出力する。画素回路20は、この出力されたデータ電圧Vdataに応じて同画素回路20の内部状態が設定されることで、各有機EL素子21に流れる駆動電流Ie1(図3参照)を制御して、有機EL素子21の輝度階調を制御するようになっている。また、データ線駆動回路14の各単一ラインドライバ23は、後述するデータ書き込み期間T1において、データ電圧Vdataを供給する前に電圧供給線VLから供給される駆動電圧Vddと同じ電位のバイアス電圧を各画素回路20に供給するようになっている。

[0078]

電源線制御回路15は、後述する制御用トランジスタQのゲートと電源線制御線Fを介して接続されている。電源線制御回路15は、信号生成回路11からのタイミング制御信号に基づいて、走査信号と完全、あるいは、1部時間的に重なる期間で、制御用トランジスタQをオン状態にする電源線制御信号を生成し、供給する。そして、制御用トランジスタQがオン状態となると、第1の電源線L1

を介して駆動電圧Vddが各画素回路20に供給されるようになっている。

[0079]

このように構成された有機ELディスプレイ10のアクティブマトリクス部12を構成する画素回路20について以下に説明する。尚、各画素回路20の回路構成は同じであるので、説明の便宜上、1つの画素回路について説明する。

[0080]

画素回路20は、図3に示すように、3つのトランジスタと2つのコンデンサとを備えている。詳しくは、画素回路20は、図3に示すように、駆動トランジスタTrd、調整用トランジスタTrc及びスイッチングトランジスタTrsを備えている。又、画素回路20は、容量素子又は保持素子としての第1キャパシタC1と第2キャパシタC2とを備えている。

駆動トランジスタTrd、調整用トランジスタTrc及び制御用トランジスタ Qの導電型は、それぞれ、p型(pチャネル)で構成されている。又、スイッチングトランジスタTrsの導電型は、n型(nチャネル)で構成されている。

[0081]

駆動トランジスタTrdは、そのドレインが有機EL素子21の陽極に接続されている。有機EL素子21の陰極は接地されている。又、駆動トランジスタTrdのソースは第2の電源線L2に接続されている。第2の電源線L2は駆動電圧としての駆動電圧Vddを供給する電圧供給線VLと接続されている。駆動トランジスタTrdのゲートは、第1キャパシタC1の第1の電極Laと、調整用トランジスタTrcのドレインと、第2キャパシタC2の第3の電極Lcに接続されている。第1キャパシタC1の静電容量はCaであって、第2キャパシタC2の静電容量はCbである。

[0082]

第1キャパシタC1の第2の電極LbはスイッチングトランジスタTrsのソースに接続されている。スイッチングトランジスタTrsのドレインはデータ線Xmに接続されている。また、スイッチングトランジスタTrsのゲートは走査線Ynに接続されている。

[0083]

調整用トランジスタTrcは、そのゲートとドレインがノードNにて接続されている。調整用トランジスタTrcのソースは、他の画素回路20に設けられた他の調整用トランジスタTrcのソースとともに第1の電源線L1に接続されている。第1の電源線L1はアクティブマトリクス部12の右端側に設けられた電圧供給線VLに制御用トランジスタQを介して接続されている。詳述すると、制御用トランジスタQは、その第7の端子としてのドレインが第1の電源線L1に接続されている。第8の端子としての制御用トランジスタQのソースは、電圧供給線VLに接続されている。また、制御用トランジスタQのゲートは、電源線制御線Fが接続されている。電源線制御線Fは電源線制御回路15に接続されている。

[0084]

電源線制御回路15は電源線制御線Fを介して制御用トランジスタQを導通制御するための電源線制御信号SCFを供給するようになっている。そして、電源線制御回路15から制御用トランジスタQをオン状態にする電源線制御信号SCFが出力されると、制御用トランジスタQがオン状態になる。その結果、駆動電圧Vddが調整用トランジスタTrcのソースに印加されることとなる。

[0085]

第2キャパシタC2の第4の電極Ldは駆動トランジスタTrdのソースと共に第2の電源線L2に接続されている。

[0086]

本実施形態においては、調整用トランジスタTrcは、その閾値電圧Vth2が駆動トランジスタTrdの閾値電圧Vth1とほぼ等しくなるように形成されている。又、駆動電圧Vddはデータ電圧Vdataと比べて十分高くなるように設定されている。

[0087]

次に、上述のように構成された有機ELディスプレイ10の画素回路20の駆動方法について図4に従って説明する。なお、図4において、Tc、T1及びT2は、それぞれ、駆動周期、データ書き込み期間及び発光期間を表している。駆動周期Tcは、データ書き込み期間T1と発光期間T2とから構成されている。

駆動周期Tcは、有機EL素子21の輝度階調が更新される周期を意味しており、本実施形態では、フレームに対応している。

[0088]

まず、データ書き込み期間T1において、スイッチングトランジスタTrsがオフした状態で、電源線制御回路15から電源線制御線Fを介して制御用トランジスタQをオン状態にする電源線制御信号SCFが出力される。すると、制御用トランジスタQがオン状態となり、それにより、制御用トランジスタQが接続されている第1の電源線L1に駆動電圧Vddが出力される。

[0089]

これにより、調整用トランジスタTrcのソースの電位は駆動電圧Vddになるとともに、ゲートの電位、即ちノードNの電位Vnは駆動電圧Vddから調整用トランジスタTrcの閾値電圧(Vth2)を引いた電圧(Vn=Vdd-Vth2)になる。そして、電位Vnが初期電位Vc1として第1キャパシタC1及び第2キャパシタC2に保持され、駆動トランジスタTrdのゲートに供給される。

[0090]

また、このとき、走査線駆動回路13からは走査線Ynを介してスイッチングトランジスタTrsのゲートにスイッチングトランジスタTrsをオフ状態にする走査信号SC1が供給されており、スイッチングトランジスタTrsはオフ状態になっている。

[0091]

その後、電源線制御回路 15 から電源線制御線 Fを介して制御用トランジスタ Qをオフ状態にする電源線制御信号 S C F が出力され、制御用トランジスタ Q が オフ状態になり、調整用トランジスタ T r c のソースが電源線制御回路 15 と電気的に切断した状態となる。その結果、調整用トランジスタ T r c のドレインは 駆動電圧 V d d から電気的に切り離された状態、すなわちフローティング状態となる。

[0092]

続いて、走査線駆動回路13から走査線Ynを介してスイッチングトランジス

タTrsのゲートにスイッチングトランジスタTrsをオン状態にする走査信号 SC1が供給され、スイッチングトランジスタTrsがオン状態になる。

[0093]

スイッチングトランジスタTrsがオン状態となっている期間に、データ線駆動回路14からデータ線Xm及びスイッチングトランジスタTrsを介して画素回路20にデータ電圧Vdataが供給される。

[0094]

このことによって、初期電位 V c 1 は、第 1 キャパシタ C 1 の静電容量 C a 及び第 2 キャパシタ C 2 の静電容量 C b を用いると、以下の式で表わす値に変化する。

 $V c 1 = V d d - V t h 2 + C a / (C a + C b) \cdot \Delta V d a t a$ [0 0 9 5]

ここで、 Δ V d a t a は、駆動電圧 V d d とデータ電圧 V d a t a との電位差 (= V d d - V d a t a) である。そして、この V d d - V t h 2 + C a / (C a + C b) ・ Δ V d a t a が最終電位 V c 2 として駆動トランジスタTr d のゲートに供給される。

[0096]

最終電位 V c 2 に応じて、駆動トランジスタT r d の導通状態が設定され、その導通状態に応じた駆動電流 I e l が有機 E L 素子 2 l に供給される。この電流 I e l は、駆動トランジスタT r d のゲート電圧 V g とソース電圧 V s との電圧 差を V g s で表すと、以下のように表される。

I e $l = (1/2) \beta (-V g s - V t h 1)^2$

[0097]

ここで、 β は利得係数であって、キャリアの移動度を μ 、ゲート容量をA、チャネル幅をW、チャネル長をLで表すと、利得係数 β は、 $\beta=(\mu\,A\,W/L)$ となる。なお、駆動トランジスタTrdのゲート電圧 $V\,g$ は最終電位 $V\,c\,2$ である。つまり、駆動トランジスタTrdのゲート電圧 $V\,g$ とソース電圧 $V\,s$ との電圧差 $V\,g\,s$ は以下のように表される。

 $V g s = V d d - [V d d - V t h 2 + C a / (C a + C b) \cdot \Delta V d a t]$

a]

[0098]

従って、駆動トランジスタTrdの駆動電流Ielは以下のように表される。

I e l = (1/2) β [V t h 2 - C a/ (C a + C b) $\cdot \Delta$ V d a t a - V t h 1] 2

[0099]

ここで、調整用トランジスタTrcの閾値電圧Vth2は、上述したように、 駆動トランジスタTrdの閾値電圧Vth1とほぼ等しくなるように設定してあるので、駆動電流 Ielu以下のように表される。

I e l = (1/2) β [V t h 2 - C a/ (C a + C b) $\cdot \Delta$ V d a t a - V t h 1] 2

=
$$(1/2) \beta [Ca/(Ca+Cb) \cdot \Delta V data]^2$$

[0100]

従って、上式に示されるように、駆動電流 Iel は、駆動トランジスタTrd の閾値電圧Vth 1に依存することなく、データ電圧Vdata に対応した大きさの電流となる。そして、この駆動電流 Iel が有機EL素子 21 に供給され、有機EL素子 21 が発光することとなる。

$[0\ 1\ 0\ 1]$

次に、データ書き込み期間T1終了後、発光期間T2にて、走査線駆動回路1 3から走査線Ynを介してスイッチングトランジスタTrsのゲートにスイッチングトランジスタTrsをオフ状態にする走査信号SC1が供給される。すると、スイッチングトランジスタTrsがオフ状態になる。

[0102]

この発光期間T2においては、最終電位Vc2に応じて設定された駆動トランジスタTrdの導通状態に応じた駆動電流Ielが有機EL素子21に供給されることとなる。

[0103]

 決定される。このことから、有機EL素子21は、データ電圧Vdataに基づいて精度良く輝度階調が制御されることとなる。

$[0\ 1\ 0\ 4]$

しかも、画素回路20を構成するトランジスタの数を少なくし、なおかつ、製造ばらつきを補償することができる。従って、画素回路20は、有機EL素子21の輝度階調を精度良く制御することができることに加えて歩留まりや開口率を向上させることができる有機ELディスプレイ10を提供することができる。

尚、画素回路20を構成するトランジスタは、例えば、単結晶シリコン、多結晶シリコン、微結晶シリコン、あるいは、アモルファスシリコンのいずれかにより形成されていることが好ましい。

[0105]

(第2実施形態)

次に、本発明を具体化した第2実施形態を図5に従って説明する。尚、本実施 形態において、第1実施形態と同じ構成部材については符号を等しくして、その 詳細な説明を省略する。

[0106]

図5は、有機ELディスプレイ10のアクティブマトリクス部12a及びデータ線駆動回路14の内部回路構成を示すブロック回路図である。本実施形態において、アクティブマトリクス部12aは、赤色の光を放射する有機EL素子21を有した赤用画素回路20Rと、緑色の光を放射する有機EL素子21を有した緑用画素回路20Gと、青色の光を放射する有機EL素子21を有した青用画素回路20Bとで構成される。上述の各赤、緑及び青用画素回路20R,20G,20Bの回路構成は、それぞれ、第1実施形態で説明した画素回路20の回路構成と等しい。

[0107]

詳述すると、アクティブマトリクス部12aは、同色の画素回路20R,20G,20Bが走査線Ynの延設方向に沿って配置されている。つまり、走査線Ynのうち、第1の走査線Y1には、赤色の画素回路20Rが接続されている。同様に、走査線Ynのうち、第2の走査線Y2には、緑用画素回路20Gが接続さ

れている。

[0108]

同様に、走査線Ynのうち、第3の走査線Y3には、青色の画素回路20Bが接続されている。そして、そのような各画素回路20R,20G,20Bが順次列方向に繰り返されて配置されている。又、各色の画素回路20R,20G,20Bに対応した制御用トランジスタQR,QG,QBは、各色の画素回路20R,20G,20Bに対応した駆動電圧VddR,VddG,VddBを供給する電圧供給線VLR,VLG,VLBと接続されている。

[0109]

次に、上述のように構成された有機ELディスプレイ10の画素回路20R, 20G, 20Bの駆動方法について説明する。

$[0\ 1\ 1\ 0\]$

走査線Y1を介してスイッチングトランジスタTrsをオフ状態とする走査信号が供給され、走査線Y1の延設方向に配置された赤用画素回路20R内のスイッチングトランジスタTrsがオフ状態となっている期間に、電源線制御回路15から、走査線Y1に対応する制御用トランジスタQRをオン状態とする信号が出力される。これによって、走査線Y1に接続された赤用画素回路20Rの各々に含まれる第1キャパシタC1及び第2キャパシタC2には電位Vn(=Vdd-Vth2)が初期電位Vc1として保持される。

[0111]

$[0\ 1\ 1\ 2\]$

このことによって、初期電位 V c 1 は、第1キャパシタ C 1 の静電容量 C a 及び第2キャパシタ C 2 の静電容量 C b を用いると、以下の式で表わす値に変化する。

 $V c 1 = V d d - V t h 2 + C a / (C a + C b) \cdot \Delta V d a t a$

[0113]

そして、このVc1が最終電位Vc2として駆動トランジスタTrdのゲートに供給される。

[0114]

最終電位Vc2に応じて、駆動トランジスタTrdの導通状態が設定され、その導通状態に応じた駆動電流Ielが有機EL素子21に供給される。

[0115]

この結果、赤用画素回路20Rの有機EL素子21が発光する。このとき、調整用トランジスタTrcの閾値電圧Vth2は駆動トランジスタTrdの閾値電圧Vth1とほぼ等しくなるように設定されている。従って、赤用画素回路20Rの各々の駆動トランジスタTrdは、その閾値電圧Vth1が補償されているので、赤用画素回路20Rの有機EL素子21の輝度階調がデータ電圧Vdataに応じて精度良く制御される。

[0116]

続いて、走査線Y2に対応する緑用画素回路20Gに含まれるスイッチングトランジスタTrsをオフ状態にした状態で、電源線制御回路15から制御用トランジスタQGをオン状態とする信号が供給される。これにより、走査線Y2に接続された緑用画素回路20Gの各々の第1キャパシタC1Dび第2キャパシタC2に電位Vn (=Vd d-Vt h2) が初期電位Vc 1として保持される。

$[0\ 1\ 1\ 7]$

その後、電源線制御回路15から制御用トランジスタQGをオフ状態とし、さらに第2の走査線Y2を介してスイッチングトランジスタTrsをオン状態にする走査信号が供給される。これに呼応して、データ線駆動回路14の単一ラインドライバ23からデータ線Xmを介してデータ電圧Vdataが供給される。

[0118]

このことによって、初期電位 V c 1 は、第 1 キャパシタ C 1 の静電容量 C a 及び第 2 キャパシタ C 2 の静電容量 C b を用いると、以下の式で表わす値に変化する。

 $V c 1 = V d d - V t h 2 + C a / (C a + C b) \cdot \Delta V d a t a$

[0119]

そして、このV c 1 が最終電位V c 2 として駆動トランジスタT r d のゲートに供給される。

[0120]

最終電位V c 2 に応じて、駆動トランジスタT r d の導通状態が設定され、その導通状態に応じた駆動電流 I e 1 が有機E L 素子 2 1 に供給される。

[0121]

この結果、緑用画素回路20Gの有機EL素子21が発光する。このとき、調整用トランジスタTrcの閾値電圧Vth2は駆動トランジスタTrdの閾値電圧Vth1とほぼ等しくなるように設定されている。従って、緑用画素回路20Gの各々の駆動トランジスタTrdは、その閾値電圧Vth1が補償されているので、緑用画素回路20Gの有機EL素子21の輝度階調がデータ電圧Vdataに応じて精度良く制御される。

[0122]

以下、走査線Y3に対応して設けられた青色用画素回路20Bに対しても同様な操作を行う。

[0123]

通常、有機EL素子21は発光色により材料の特性が異なることがあるが、発 光色毎に駆動電圧を設定する必要がある場合がある。そのような場合、第2実施 形態のようなパネルレイアウトは適している。

[0124]

また、発光色により有機EL素子の経時劣化等により駆動電圧が異なる場合は、有機EL素子の経時劣化の程度に応じて駆動電圧Vddを適宜再設定することにより、有機EL素子の経時劣化を補償することもできる。

[0125]

もちろん、上述の第2実施形態の概念は、有機EL素子以外の電子素子や電気 光学素子にも適用することができる。

$[0\ 1\ 2\ 6]$

(第3実施形態)

次に、第1及び第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図6及び図7に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。

[0127]

図6は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図6において、パーソナルコンピュータ50は、キーボード51を備えた本体部52と、有機ELディスプレイ10を用いた表示ユニット53とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット53は上述の実施形態と同様な効果を発揮する。この結果、有機EL素子21の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ELディスプレイ10を備えたモバイル型パーソナルコンピュータ50を提供することができる。

[0128]

図7は、携帯電話の構成を示す斜視図を示す。図7において、携帯電話60は、複数の操作ボタン61、受話口62、送話口63、有機ELディスプレイ10を用いた表示ユニット64を備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット64は上述の実施形態と同様な効果を発揮する。この結果、有機EL素子21の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ELディスプレイ10を備えた携帯電話60を提供することができる。

[0129]

尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のよう に実施してもよい。

[0130]

○上述の実施形態では、制御回路として、制御用トランジスタQを使用した。 これを、トランジスタQの変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、駆動トランジスタTrdの駆動能力を向上させるために バッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用 してもよい。このようにすることによって、速やかに画素回路に電流を供給する ことができる。

[0131]

○上述の実施形態では、制御用トランジスタQ及び電圧供給線 V L を アクティブマトリクス 部 1 2 の 右端側に設けるようにしたが、制御用トランジスタQ及び電圧供給線 V L を 電源線制御回路 1 5 に設けるようにしてもよい。

[0132]

○電圧供給線VLをアクティブマトリクス部12に対して走査線駆動回路13 と同じ側に設けてもよい。

[0133]

○電源線制御回路15を、アクティブマトリクス部12に対して走査線駆動回 路13と同じ側に設けることもできる。

[0134]

○上述の実施形態では、駆動トランジスタTrd、調整用トランジスタTrc及び制御用トランジスタQの導電型をp型とし、スイッチングトランジスタTrs及びの導電型をn型とした。これを、駆動トランジスタTrd及び調整用トランジスタTrcの導電型をn型とし、スイッチングトランジスタTrs及び制御用トランジスタQの導電型をp型としてもよい。

$[0\ 1\ 3\ 5]$

あるいは、上記の全てのトランジスタの導電型を同一としてもよい。

$[0\ 1\ 3\ 6]$

○上記の実施形態では、本発明を有機EL素子に適用した例について述べたが、もちろん、有機EL素子以外の例えばLED、FED、液晶素子、無機EL素子、電気泳動素子、電子放出素子等の種々の電気光学素子を駆動する単位回路に具体化してもよい。RAM等(特にMRAM)の記憶素子に具体化してもよい。

【図面の簡単な説明】

【図1】 本実施形態の有機ELディスプレイの回路構成を示すブロック回路図である。


- 【図2】 第1実施形態のアクティブマトリクス部及びデータ線駆動回路の 内部回路構成を示すブロック回路図である。
 - 【図3】 第1実施形態の画素回路の回路図である。
- 【図4】 第1実施形態の画素回路の駆動方法を説明するためのタイミング チャートである。
- 【図5】 第2実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
- 【図6】 第3実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
- 【図7】 第3実施形態を説明するための携帯電話の構成を示す斜視図である。

【符号の説明】


- C1 容量素子又は保持素子としてのキャパシタ
- La 第1の電極
- Lb 第2の電極
- Trd 第1のトランジスタとしての駆動トランジスタ
- Trc 第2のトランジスタとしての調整用トランジスタ
- Trs 第3のトランジスタとしてのスイッチングトランジスタ
- Q 第4のトランジスタとしての制御用トランジスタ
- Vdata 信号としてのデータ電圧
- Vdd 駆動電圧
- Yn 走査線
- Xm データ線
- 10 電気光学装置としての有機ELディスプレイ
- 20 単位回路としての画素回路
- 21 電子素子又は電流駆動素子としての有機EL素子
- 50 電子機器としてのモバイル型パーソナルコンピュータ
- 60 電子機器としての携帯電話

【書類名】 図面


【図1】




【図2】




【図3】




【図4】






【図6】



【図7】



ページ: 7/E

ページ: 1/E

【書類名】 要約書

【要約】

【課題】 トランジスタの閾値電圧のばらつきを低減することができる電子回路 、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を 提供する。

【解決手段】 駆動トランジスタTrd、調整用トランジスタTrc及びスイッチングトランジスタTrSからなる3つのトランジスタと、第1キャパシタC1及び第2キャパシタC2からなる2つのコンデンサとで画素回路20を構成した。又、調整用トランジスタTrcのソースは、他の画素回路20の調整用トランジスタTrcのソースとともにアクティブマトリクス部の右端側に設けられた駆動電圧Vddを供給する電圧供給線VLと制御用トランジスタQを介して接続した。

【選択図】 図3

ページ: 1/E

認定・付加情報

特許出願の番号 特願2003-207375

受付番号 50301338376

書類名 特許願

担当官 本多 真貴子 9087

作成日 平成15年 8月28日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000002369

【住所又は居所】 東京都新宿区西新宿2丁目4番1号

【氏名又は名称】 セイコーエプソン株式会社

【代理人】 申請人

【識別番号】 100095728

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプ

ソン株式会社 知的財産本部内

【氏名又は名称】 上柳 雅誉

【選任した代理人】

【識別番号】 100107076

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプ

ソン株式会社 知的財産本部内

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】 100107261

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプ

ソン株式会社 知的財産本部内

【氏名又は名称】 須澤 修

特願2003-207375

出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

1990年 8月20日

上変更埋田」 住 所 新規登録

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社